HacKNology

Wir wollen auch diesen Sommer bei uns im Innenhof grillen! Für Getränke und einen Grill ist gesorgt. Um eine kurze Anmeldung in unserem Matrix Raum (Treffpunkt Garage) oder per E-Mail an info@hacknology.de würden wir uns freuen. Wann: 06.08.2021 ab 19:00Uhr Wo: Blarerstraße 56, 78467 Konstanz im Innenhof

Für ein besseres Verständnis wird dringend geraten, zuerst diesen Artikel hier durchzuarbeiten … Motivation Aus dem letzten Projekt waren noch zwei Fragestellungen übergeblieben: Könnte man nicht auch die kürzeren Fließkommaformate für neuronale Netze (typischerweise) nebst passender mathematischer Operation selbst implementieren? Wäre es dann möglich, entsprechende ‘custom’ Mnemonics (opcodes) im Compiler nachzurüsten? Und wenn ja: Wieviel Aufwand wäre hierfür zu treiben? Diesen Themen widmet sich dieses ‘Projekt’ … 1. Warum spielen die kurzen 16-Bit-Floats überhaupt so eine Rolle?

Alles begann damit, dass zwei tapfere hacKNologen noch in der Garage auf dem Landsitz des Hackerspaces feststellten, dass Sie schon immer eine Geodätische Kuppel bauen wollten. Einer der beiden beschäftigte sich schon neun lange Jahre mit dem Gedanken und verwarf ihn immer wieder aufs Neue, da es nicht möglich schien, dies so kostengünstig wie möglich zu bewerkstelligen. Ein Kruschke 5/9 V3 Typ sollte es schon sein. Das stellte sich immer wieder heraus.

Für ein besseres Verständnis wird dringend geraten, zuerst diesen Artikel hier durchzuarbeiten … Motivation Dies ist jetzt die angedrohte RISC-V Geschichte! Nachdem ich vor 3 Monaten die Neopixel-FPGA Lösung beendet hatte, war klar, das auch die Realisierung einer kompletten CPU (‘Turing-Maschine’) möglich sein würde. Wenn sich jetzt Google & Apple ihre eigenen CPUs bauen (lassen), warum dann nicht auch jeder andere? [*] Das wär’ doch mal was - eine selbst gebaute CPU in migen/LiteX/Python auf einem FPGA!

Motivation Vor einiger Zeit habe ich mit Wolfgang über die offene Prozessor-Architektur RISC-V diskutiert, insbesondere auf welcher Plattform man mal eigene Versuche durchführen könnte. Sein Vorschlag war das Colorlight-5a-75b Board mit RISC-V SoftCore im FPGA unter Litex/migen als preiswerte Möglichkeit (~18€ !) der Umsetzung (siehe hierzu auch diesen Hackaday-Artikel). Hiermit könnte man gleichzeitig etwas über FPGAs und RISC-V lernen. Na denn … 1. Zum Aufwärmen Auf dem CCC Sommer-Camp letztes Jahr stellten mitro & xobs ihren Fomu USB-Stick vor (jeder, der die Toolchain installiert hatte, bekam die Hardware für lau).

Motivation Für das Verständnis dieses Eintrags sollte man unbedingt diesen hier gelesen haben: https://www.hacknology.de/projekt/2020/nodesp/ Um die Schwächen der ersten Implementierung zu beseitigen, sollen ein I2S-Mikrofon und DMA-Transfer genutzt werden. 1. Versuch Zunächst habe ich mir das I2S-Mikrofon von Adafruit besorgt (SPH0645 auf Breakout-Board). Außerdem habe ich zunächst noch im alten Kontext ‘NodeMCU’ gearbeitet. Nach längerem rumprobieren ohne Erfolg (inkl. fast aller im Internet auffindbarer Timing-Tricks), gab ich das Projekt zunächst wieder auf.

Die letzten 5 1/2 Jahre sind an meinem Apfel Notebook nicht spurlos vorüber gegangen. Besonders am Akku hat die intensive Nutzung während des Studiums seine Spuren hinterlassen. In den Systeminformationen des Betriebssystems wird nur noch knapp die Hälfte der eigentlich vorgesehenen Kapazität angezeigt. Da ich inzwischen andere (Desktop-)Computer für rechenintensive Aufgaben nutze ist die Nutzung des MacBooks ein wenig in den Hintergrund geraten. Jedoch ist dieses Sportgerät für viele Anwendungen mehr als ausreichend deshalb habe ich mir einen Ersatzakku bestellt.

Motivation In unserer wöchentlichen Videokonferenz (‘Corona’) hat Kresse vor Kurzem (April 2020) etwas über ‘webcamoid’ erzählt. Das klang interessant! Gleich am nächsten Tag habe ich mir die Installation (auf Mint 19.3) vorgenommen, scheiterte aber (nach erfolgreichem make) zunächst am ‘make install’ für akvcam mit einer obskuren Fehlermeldung (file crypto irgendwas not found???). Also wieder deinstalliert mit ‘make uninstall’, das klappte einwandfrei. Trotzdem gab ich zunächst auf … Am übernächsten Tag hatte ich mir vorgenommen, die Sache genauer zu untersuchen.

oder ein Beitrag zum Thema ‘Wieder versuchen./Wieder scheitern./Besser scheitern’ (Samuel Becket) Motivation Phail hat mir - temporär - ein ESP32-Dev-Board überlassen. Auf diesem ist ein FTDI-Chip zwecks Bereitstellung eines JTAG-Interfaces verbaut. Seit Sommer 2019 hat PlatformIO seinen Debugger für die Öffentlichkeit freigegeben. Beim Herumspielen in VSC zeigt sich, daß nicht nur Source-Level Debugging möglich ist, sondern auch auf die (Dis-)Assembler-Ebene gewechselt werden kann. Da ließe sich doch vielleicht etwas mit anfangen?